CIRCUITO SUMADOR DE CUATRO BITS
TEMA: SUM SU M A D OR D E C UA T R O B I T S 1. INTRODUCCION: La operación de suma es básica para muchos procesos lógicos comunes, el
conteo, el incremento, la resta, la multiplicación, división, y filtrado. Como resultado de esto el circuito digital que toma 2 operandos y calcula su suma se vuelve de gran importancia en el diseño de circuitos de alta integración. Existe una gran variedad de implementaciones de un circuito sumador, cada una con su combinación de ventajas y desventajas derivadas de las necesidades y limitaciones inherentes a todo diseño de alta integración. Área, densidad velocidad, potencia, dificultad de síntesis y costo deben alcanzar un equilibrio. Todas las implementaciones de sumadores llevan consigo la consigna que rige el diseño de los operadores de datos; se desea que sean modulares, regulares, jerárquicos y locales. En electrónica En electrónica un sumador es un circuito un circuito lógico que calcula la operación suma. operación suma. En los computadores los computadores modernos se encuentra en lo que se denomina Unidad denomina Unidad aritmético lógica (ALU). Generalmente realizan las operaciones aritméticas en código en código binario decimal o BCD exceso 3, 3, por regla general los sumadores emplean el sistema binario. binario. En los casos en los que se esté empleando un un complemento a dos para representar números negativos el sumador se convertirá en un sumador-restador.
2.. OBJETIVOS: 2
Diseñar un circuito sumador digital de 4 bits y describir sus modelos, hasta obtener un mapa en plano físico cuyo funcionamiento pueda ser simulado. Recorrer el proceso de diseño en sus etapas generales. Evaluar las herramientas académicas y la viabilidad de diseñar circuitos integrados artesanales. Analizar las familias arquitectónicas comunes de sumadores digitales, comparar sus características físicas y funcionales. Establecer criterios de comparación de acuerdo a los requerimientos teóricos del diseño. Dichos criterios han de utilizarse para escoger la arquitectura de suma conveniente. Desarrollar las etapas de diseño del sumador mostrando las herramientas involucradas y las simulaciones asociadas a su modelo. Se decidió que este sistema habrá de tener un importante componente artesanal en su elaboración, para aprovechar al máximo los recursos que ofrece.
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
3. MAR CO TE ORI CO: CIRCUITOS LOGICOS CONVINACIONALES:
SEMISUMADOR:
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
SUMADOR COMPLETO:
SUMADOR-RESTADOR:
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
4. MATE R I ALE S: SUMADOR 74LS83 DECODIFICADOR 74LS47 DISPLAY DIPSWITCH PROTOBOARD BATERIA 5V CABLES CONECTORES
LAB. CIR CUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
5.D I S E Ñ O (I MPLE ME NTACI ÓN): SUMA EN BCD:
BCD es un código numérico y puede utilizarse en operaciones aritméticas. La suma es la más importante de estas operaciones ya que las otras tres operaciones (sustracción, multiplicación y división) se pueden llevar a cabo utilizando la suma. Método para sumar dos números BCD: Paso 1. Sumar los dos números BCD utilizando las reglas de la suma binaria vistas anteriormente. Paso 2. Si una suma de 4 bits es igual o menor que 9, es un número BCD válido. Paso 3. Si una suma de 4 bits es mayor que 9, o si genera un acarreo en el grupo de 4 bits, el resultado no es válido. En este caso, se suma 6 (0110) al grupo de 4 bits para saltar así los seis estados no válidos y pasar al código 8421. Si se genera un acarreo al sumar 6, éste se suma al grupo de 4 bits siguiente. EJEMPLO:
Con compuertas lógicas:
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
TABLAS DE VERDAD:
MAPAS DE KARNAUGH:
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
IMPLEMENTACION DE LA SUMA EN PROTEUS:
SIMULACION EN EL CONSTRUCTOR VIRTUAL DE CIRCUITOS:
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
CIRCUITO SUMADOR DE CUATRO BITS
6.CONCLUSIONES:
7.B I B L I O G R A F I A : Liming X. et al “A "flying -adder" architecture of frequency and phase synthesis with scalability”, IEEE Transactions o n Very Large Scale Integration. Kernhof, J et al “High -speed CMOS adder and multiplier modules for digital signal processing in a semicus tom environment”, Journal of Solid-State Circuits. Efstathiou, C. et al “Ling adders in CMOS standard cell technologies”, 9th
International Conference on Electronics, Circuits and System..
Chandrakasan, A. et al. “Design of high performance microprocessor circuits”. John, M. et al. “Application specific integrated circuits”, 1a edic ión. Hennessey, J et al. “Computer architecture a quantitative approach”, 2a
edición, Morgan Kaufmann Publishers.
Sutherland, I. et al “Logical Effort”, 1a edición, Morgan Kaufmann Publishers.
LAB. CIRCUITOS DIGITALES I
UNMSM-FIEE 2015 II
